


Funcionamiento de la Pila (o stack)


- Todo μP cuenta con una memoria de almacenamiento temporal denominada *Pila*.
- Es una estructura de datos de tipo secuencial (LIFO).
- Existen dos operaciones básicas posibles: *apilar* y *desapilar*.
- Solo se tiene acceso a la parte superior de la pila (último objeto apilado).
- Es necesaria para el funcionamiento de las instrucciones de llamado y vuelta de subrutinas (CALL y RET), las instrucciones PUSH y POP, entre otras.

- En algunos μP la pila esta formada por un conjunto de registros internos (Ej. PICs).
- En otros casos (Intel 80XX, Z80) la pila utiliza memoria de datos (RAM) para la pila junto a un registro específico en el μP llamado *stack pointer* (puntero de pila).



Registros internos: stack pointer

Registros internos de un μ P genérico
(inspirado en el Intel 8085):



Funcionamiento de la instrucción PUSH usando el registro SP:

PUSH BC

Después de ejecutar la instrucción:

$(SP-1) \leftarrow B$
 $(SP-2) \leftarrow C$
 $SP \leftarrow SP-2$

Funcionamiento de la instrucción POP:

POP DE

Después de ejecutar la instrucción:

$E \leftarrow (SP)$
 $D \leftarrow (SP+1)$
 $SP \leftarrow SP+2$

Instrucciones PUSH y POP: los “registros pares”

Un ejemplito del uso de las instrucciones PUSH y POP:

```
2100h:  MVI    B,7
        MVI    A,0

        PUSH   BC
        MVI    B,3
        ADD   B
        POP   BC

        DCR   B
        JNZ   2100h
```

¿Qué valor queda en A?

¿Qué valor debería tener SP para que este ejemplo funcione?

En el caso del μ P 8085, la instrucción PUSH “apila” siempre un par de registros.

Estos pares solo pueden ser:

B-C
D-E
H-L
flags-A

Por otro lado, la instrucción POP “desapila” registros también de a pares.

- A la unión de registros simples (de 8-bits) en pares se la denomina “registro-par”.
- Un “registro par” se puede pensar como un registro único de 16-bits.

Instrucciones CALL y RET: subrutinas

Las subrutinas

- Pueden pensarse como subprogramas dentro de un programa principal (PP).
- Se encargan, en general, de resolver tareas específicas.
- Según el lenguaje, se las conoce también como: procedimientos o funciones.
- Los μP cuentan en general con instrucciones para invocar subrutinas (CALL) e instrucciones para retornar de las subrutinas al PP (RET).

Funcionamiento de la instrucción CALL usando el registro SP:

CALL dir_sub

Después de ejecutar la instrucción (dir=PC+3):

$(SP-1) \leftarrow dir_H$
 $(SP-2) \leftarrow dir_L$
 $SP \leftarrow SP-2$
 $PC \leftarrow dir_sub$

Funcionamiento de la instrucción RET:

RET

Después de ejecutar la instrucción:

$PC \leftarrow dir$, donde
 $dir_L \leftarrow (SP)$
 $dir_H \leftarrow (SP+1)$
 $SP \leftarrow SP+2$

Llamado a subrutinas: uso de SP

Ejemplo:

Supongamos inicialmente SP=2000h

<u>Dirección:</u>	<u>Instrucción:</u>
.	
.	
.	
0102h:	CALL 3010h
0105h:	ADD B
.	
.	
.	
3010h:	<div style="border: 1px solid black; padding: 5px; display: inline-block;">* subrutina *</div>
.	
.	
.	
	RET

Antes del CALL:

SP=2000h

PC=0102h

Memoria: SP →

2000h:	xx
1FFFh:	xx
1FFEh:	xx
1FFDh:	xx

Después del CALL:

SP=1FFEh

PC=3010h

Memoria:

2000h:	xx
1FFFh:	01
SP → 1FFEh:	05
1FFDh:	xx

Después del RET:

SP=2000h

PC=0105h

Memoria: SP →

2000h:	xx
1FFFh:	01
1FFEh:	05
1FFDh:	xx

Decodificación de direcciones

Si el μP pone la dirección 0000h lee la primera dirección de la memoria, y si pone la dirección 03FFh lee la última.


¿Que pasa si el μP pone la dirección F000h?

¿En cuantas direcciones distintas lee el mismo dato?

Mapa de memoria:

	0000
	03FF
	0400
	07FF
	0800
	0BFF
	...
	...
	...
	...
	FC00
	FFFF

Como podríamos conectar el μP con dos memorias como las usadas en el ejemplo anterior?



Decodificación: dos memorias

Qué dirección debe tener el μ P para comunicarse con estas memorias?

Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	chip
x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	2
x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	1	
x	x	x	x	x	1	0	0	0	0	0	0	0	0	0	0	1
x	x	x	x	x	1	0	0	0	0	0	0	0	0	0	1	
.
x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	0	2
x	x	x	x	x	0	1	1	1	1	1	1	1	1	1	1	
x	x	x	x	x	1	1	1	1	1	1	1	1	1	1	0	1
x	x	x	x	x	1	1	1	1	1	1	1	1	1	1	1	

Chip 2	0000
	03FF
Chip 1	0400
	07FF
.	.
	.
	.
Chip 2	F800
	FBFF
Chip 1	FC00
	FFFF


Decodificación: 8 memorias

Mapa de memoria:

Chip 0	0000
	03FF
Chip 1	0400
	07FF
Chip 2	0800
	0BFF
Chip 3	0C00
	0FFF
Chip 4	1000
	13FF
Chip 5	1400
	17FF
Chip 6	1800
	1BFF
Chip 7	1C00
	1FFF


¿Que chip se activa cuando en el bus de direcciones está 20FFh? ¿y cuando está el valor FF00h?

¿Cómo se puede hacer para que exista una sola dirección?



Decodificación: bloques de entrada y salida

De la misma manera que tenemos direcciones específicas para cada memoria, también se hace lo mismo para los dispositivos de entrada salida:




- Hay que lograr un diseño que permita acceder a todas las memorias y a todos los periféricos teniendo en cuenta que no se produzca un conflicto de direcciones.
- Un sistema puede trabajar bien si uno o mas dispositivos están mapeados en memoria mas de una vez (se simplifica el hardware).

Decodificación: ejemplos

Supongamos que queremos diseñar un sistema que consta de un μP de 8 bits de datos y 16 bits de direcciones y se lo quiere conectar con:

- 1 Memoria ROM de 2Kx8
- 2 Memorias RAM de 1Kx4
- 1 Puerto de entrada de 2x8
- 1 Puerto de Salida de 4x8



No existe una única dirección para cada dispositivo.

Decodificación: ejemplos


Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	CHIP
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM
x	x	0	0	0	1	1	1	1	1	1	1	1	1	1	1	
x	x	0	0	1	x	0	0	0	0	0	0	0	0	0	0	RAM 1
x	x	0	0	1	x	1	1	1	1	1	1	1	1	1	1	
x	x	0	0	1	x	0	0	0	0	0	0	0	0	0	0	RAM 2
x	x	0	0	1	x	1	1	1	1	1	1	1	1	1	1	
x	x	0	1	0	x	x	x	x	x	x	x	x	x	x	0	ENT
x	x	0	1	0	x	x	x	x	x	x	x	x	x	x	1	
x	x	0	1	1	x	x	x	x	x	x	x	x	x	0	0	SAL
x	x	0	1	1	x	x	x	x	x	x	x	x	x	1	1	

** No existe una única dirección para cada dispositivo.

Decodificación: ejemplos

Segundo caso: cada dispositivo tiene una única dirección:



Decodificación: ejemplos

Mapa de memoria (segundo caso):

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	RAM 1
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	RAM 2
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	
0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	0	ENT
0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	1	
0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	SAL
0	0	0	1	0	1	0	0	0	0	0	0	0	0	1	1	

** Cada dispositivo tiene una única dirección a costa de un hardware muy complicado.

Decodificación: ejemplos

Primer caso:


	ROM	0000	
			07FF
			0800
$x 2^1$	RAM 1 y 2	0FFF	
			1000/1
			17FE/F
$x 2^{10}$	ENTRADA	1800/3	
			1FFC/F
			2000
$x 2^9$	SALIDA	3FFF	
			4000
	IDEM	7FFF	
			8000
	IDEM	BFFF	
			C000
	IDEM	FFFF	

Segundo caso:

	ROM	0000	
			07FF
			0800
	RAM 1 y 2	0BFF	
			0C00
			1403
	NADA	1404	
			1405
			1406
	ENTRADA	1BFF	
			1C00
			1C03
	SALIDA	1C04	
	NADA	FFFF	

Decodificación: ejemplos

Tercer caso: hardware mucho mas simple:



Decodificación: ejemplos

Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁					Chip
x	0	0	0	0					ROM
x	0	0	1	1					RAM 1
x	0	0	1	1					RAM 2
x	0	1	0	1					ENT
x	1	0	0	1					SAL

¿Que chip se habilita con la dirección F000h?

¿y en la dirección F800h?

- En este caso el programador debe cuidar de no usar las direcciones que puedan ocasionar un conflicto.
- La ventaja: se requiere menos hardware.
- El diseño queda limitado para el uso de muchas direcciones en caso de una ampliación posterior.